1. During the interleaving mode involving a reading process and during the deinterleaving mode involving a writing process, a logical means (XOR, MUX) causes the data memory (RAM) to be addressed by the second address generator (AG).

Ein Logikmittel (XOR, MUX) bewirkt, dass der Datenspeicher (RAM) im Verschachtelungsmodus bei einem Lesevorgang und im Entschachtelungsmodus bei einem Schreibvorgang von dem zweiten Adressgenerator (AG) adressiert wird.